# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

64-047066

(43) Date of publication of application: 21.02.1989

(51)Int.CI.

H01L 27/08

H01L 29/78

(21)Application number: 63-092643

(71)Applicant: TEXAS INSTR INC <TI>

(22)Date of filing:

14.04.1988

(72)Inventor: TANG THOMAS E

WEI CHE-CHIA

CHEN CHENG-ENG D

(30)Priority

Priority number: 87 38394

Priority date: 15.04.1987


Priority country: US


# (54) CONTACT STRUCTURE FOR SEMICONDUCTOR INTEGRATED CIRCUIT AND MANUFACTURING METHOD THEREOF

## (57)Abstract:

PURPOSE: To provide the contact resistor of low contact between metal and silicon by forming a titanium silicide on the sources and drains of N and P- channel transistors, except for the stepwise covered sections of P-channel source and drain.

CONSTITUTION: A device is provided with a monocrystal silicon wafer 32 to be doped into a P-type for forming a P-well 34 of N-channel MOSFET and to be doped into N-type for forming an N-well 36 of P-channel MOSFET. A contact 30 directly contacts an aluminium contact 62 with a P+-junction 58 on a diffusion barrier 61, and the titanium silicide lowers sheet resistance by covering remaining P+-moat. Conversely, an N+-junction 38 is covered with a silicide 40 as a whole, and an aluminium contact 42 touches only the silicide 40 on a diffusion barrier 41. Thus, the high-resistant contact rate of titanium silicide and P+-silicon contact is avoided and on the other hand, the decrease in sheet resistance effective for siliciding is kept.





## **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than

#### 卵日本国特許庁(JP)

#### ⑩特許出願公開

# ⑫ 公 開 特 許 公 報 (A)

昭64-47066

Mint Cl.

ச சீச க

識別記号

庁内整理番号

❸公開 昭和64年(1989)2月21日

H 01 L 27/08

321 301 D - 7735 - 5F

F - 7735 - 5F

29/78

C-8422-5F審査請求 未請求 請求項の数 2 (全16百)

の発明の名称

半導体集積回路のコンタクト構造とその製法

20特 頤 昭63-92643

**@**出 願 昭63(1988) 4月14日

優先権主張

餢

73発 明 者

夕 トーマス イー。

アメリカ合衆国テキサス州ダラス ゴールデン クリーク

ング

15508

79発 明 老 チエーチア ンミ

アメリカ合衆国テキサス州プラノ パーデユー サークル

エイ

4313

チェングーエング デ ⑫発 明 者

チエン

プレース 1504

テキサス インツルメ 顖 の出 人 ソツ インコーポレイ アメリカ合衆国テキサス州ダラス, ノース セントラル

アメリカ合衆国テキサス州リチヤードーソン ソマーセツ

エクスプレスウエイ 13500

テツド

の代 理 人

外2名

弁理士 浅 村

1. 発明の名称

半導体集積函路のコンタクト構造とその製法

- 2. 特許請求の範囲
  - (1) 半導体集積回路のコンタクトであって、
  - ② 泉積回路内のN形シリコン領域に接する第 ーのシリサイド層と、
  - も) 前記第一のシリサイド別に接して、前記N 彫シリコン倒域から間隔があいている第一の金属 コンタクトと、
  - 前記集務回路内のP形シリコン領域に接す る第二の金属コンタクトとを含む半導体集積回路 のコンタクト構造。
  - 12) シリサイドを有するCMOS集積回路の製法 であって、
  - ② シリコンPチャネル・トランジスタの複数 のソース及びドレインの各々の上のパッド酸化物 の部分を覆う段階と、
  - 前記パッド酸化物の複われていない部分を、 シリコンNチャネル・トランジスタのソース及び

ドレイン領域の上のパッド酸化物の部分も含めて 除去する段階と、

- (4) マスクを除去する段階と、
- チタン閣を被覆する段階と、
- 窓 衆 雰 囲 気 中 で 前 記 チ タ ン を 関 接 の シ リ コ ンと反応させてチタニウム・シリサイドを形成す る段階と、
- の 反応しなかったチタンと、シリサイド化反 応中に形成された全ての蟹化チタンも除去する段 育と、
- **餅 それによって、N及びPチャネル・トラン ジスタのソース及びドレインの上に、段前幌にお** いて借われたPチャネルのソース及びドレインの 郎分以外に、チタニウム・シリサイドを形成する ことを含む製法。
- 3. 発明の詳細な説明

#### 産業上の利用分野

太発明は半導体は子デバイス及びその製法に関 し、より詳細には、シリコン・デバイスのシリサ イド化構造に関する。

#### 提来技術

天規模集積シリコン国路は、1個のチップに数 召万個のトランジスタを含むことができるくらい 密になってきており、軽済的抑圧により、実装密 度の一関の増加と特徴サイズ(フィーチャー・サ イズ)の縮小が暗示されている。MOS技術を1 ミクロン以下に紹小する場合、シリサイドのソー ス及びドレイン接合の使用は、拡散領域の直列抵 抗を鍼少するために肝嬰で、チタニウム・シリサ イドが好ましいアプローチとなってきている。実 際、チタニウム・シリサイドは一般に、典型的な 的20Q/ロのN<sup>+</sup>接合のシート抵抗及び、約1 Q Q Q / □のP + 接合のシート抵抗に比較して、 約1Ω/□のシート抵抗を備えている。それにつ いては、例えば、1982年の1EEE IED M Tech. Digest 714頁掲載のロー (C. Lau) 他による「チタニウム・ジシリサイドの自己整合 したソース/ドレイン及びゲート技術」、及び IEEE Tr. Elec. Dev. 第32巻、141頁 (1985年) 掲載のアルペリン (H. Alperin).

対し独立した値(紫部の効果は無視してよい場合)で、理論的には、縮退して(デジェネレイト)ド ーピングしたシリコンに

対しては、

$$e \times p \left( \frac{2 \sqrt{\varepsilon m}}{h} \frac{\phi}{\sqrt{N}} \right)$$

で近似でき、ここで、のは金属ーシリコン降戦の高さ、Nはドーピング濃度、加はキャリア有効質、カスをはシリコンの誘動率である。特別である。特別である。特別である。特別である。特別である。特別では、アービングを合うには、アードの投資である。では、アードのでは、アードのでは、アードのでは、アードのでは、アードのでは、アードが大きのでは、アードが大きのでは、アードが大きのでは、アードが大きのできる。

従って、特徴サイズを筋小すると、既知のシリ サイドのソース及びドレイン接合は、接触抵抗率 が高いという問題がある。

特徴サイズを1ミクロン以下にすると、ドービ

他による「VLS!用の自己整合したチタニウム・シリサイド工程の開発」を参照されたい。しかし、この場合、金属線とソース或いはドレイン接合との接触抵抗は、金属とシリサイドとの接触抵抗にシリサイドと接合との接触抵抗を加えた和である。

ングしたポリシリコンの高い抵抗率のため、ドー ピングしたポリシリコン稿を相互接続に使用する ことが実用的でなくなる。一つのアプローチは、 シリサイドのポリシリコン(ポリサイド)線を用 いて、シート抵抗を低下させることである。一般 に、シリサイドの被着或いは金銭の被殺のどちら かにより、ポリシリコンの履を被称して、表面に シリサイドの値を形成し、その後にこのシリサイ ド化反応が起こるが、ポリシリコンにより、接合 郡或いはモート(塩額減)のシリサイド化を防ぐ。 これらの例をバターン形成して、エッチングし、 シリサイドのポリシリコン線を形成するが、しか し、精巧なねのパターン形成は難しく、これは、 シリサイドが用い表面を有し、又、シリサイドは 他の金属と開催に選択的エッチングをするにはW 性だからである。

従って、自己整合したチタニウム・シリサイド 技術の使用は、1ミクロンより小さいサブミクロンの超大規模集積シリコン回路の製作に圧要であ り、ポリシリコン線と接合部或いはモートの両方 を 同時に シリ サイドにして、 導電性の 高い 相互 泡 統を提供する。 しかし、 限知のソース 及びドレイ ン接合には接触抵抗が高いという 問題が残る。

# 発明が解決しようとする問題点

本発明は、少なくともシリサイドの部分の形成を除外して、金属とシリコンの直接コンタクトを提供することにより、シリサイドのシリコン構造に於ける金属とシリコンのコンタクトの低い接触低抗を提供し、また、シリサイド化する方法をも提供する。

0.  $1 \mu \Omega - \alpha^2$  のニケイ化チタン(TiSi,) 及び砒素をドーピングした N<sup>+</sup>シリコンとの間の、 又、約10μΩ-cm²のTiSi2 及びポロンを 「ドーピングしたP<sup>キ</sup>シリコン或いはリン・ドーピ ングしたN<sup>+</sup>シリコンとの間の後触抵抗率を生じ る。10μΩ-cm² の接触抵抗率は、これに相当 するアルミニウムとシリコンの直接接触抵抗率よ り約2桁大きい。しかしより重要なことは、抵抗 本は、900℃のPSG或いは0CDリフロー蚁 いは崩嚣化などの高温工程の間、更に2桁までの 大きさだけ頃加することがあるということである。 実際、アニーリングの温度を700℃から900 ての間で、又、接合のドーピング觀度(注入量) を大きさの1桁変更することにより、TiSlゥ とリン説いはポロン・ドーピングしたシリコン接 合との接触低抗率はO. O3μΩ-cm² から10. **000μΩ-α2** の範囲にあるが、それに反して、 砒素をドーピングした接合はそのように大きな変 化を示さなかった。考えられることは、工程の間、 TiSi, に於けるポロン及びリンの密解皮が一

被着する。こうして、通常のシリサイド化工程を、 補助的なパッド酸化物のパターン形成とエッチン グエ程を伴い、行うことができる。

本発明のコンタクトは、チタニウム・シリサイドのP<sup>+</sup>シリコン・コンタクトの高い接触抵抗の問題を解決し、通常のチタニウム・シリサイド化工程と大きな変更なく製作することができる。

#### **夹瓶** 捌

関高いことにより、TiSi2中のドーピングした接合からポロン及びリンが幅析することになるということである。この偏析によりシリサイドとの別値のシリコンの接合磁度が低下し、それにより、接触抵抗率が増加するが、従来技術の中で示したドーピング・レベルの平方根の抵抗率の指数関数的な依存を思い出されたい。

本発明のシリサイドのシリコンのコンタクトにより、ポロン或いはリンをドーピングしたシリコンのコンタクトを避ける
み、砒素とリンの両方、或いは、砒素と(カウンタードーピングの)ポロンの両方でドーピングしたシリコンのコンタクトはシリサイドを通して形成することができる。

CMOSデバイスの第一の好ましい実施例のコンタクトを平面及び断面圏で説明するが、 全体として、第1A図および第1B図の参照符号 3 0で示し、図の左側の部分は、NチャネルMOSFETの部分で、右側の部分はPチャネルMOSFETの部分である。一般に、1側の大浪吸シリコン

集和回路は、第1A図および第1B図のものと周様なMOSFETを含み、それらは、ダイオードや相互接続等の他の回路案子とともに何千回も様々な調き換え及び変更を伴って繰り返される。

より詳梱には、新1A図および第1B図のデバ イスは、P形にドーピングされてNチャネルMO SFETのPウェル34を形成し、又、N形にド - ピングされて PチャネルMOSFETのNウェ ル38を形成する、単結局シリコン延板32を含 む。NチャネルMOSFETが含むのは、チタニ ウム・シリサイドM40で覆われた、(ソース政 いはドレインのどちらかである) N <sup>+</sup> 砒系をドー ピングした接合38、シリサイド40の上のチタ ン:タングステン拡散関壁41をともなうアルミ ニウム・コンタクト42、チタニウム・シリサイ ド46で狙われゲート酸化物48の上のNャドー ピングしたポリシリコン・ゲート44、餌壁酸化 物50、及び絶録休52であり、PチャネルMO SFETが含むのは、チタニウム・シリサイド個 60により部分的に覆われた(ソース或いはドレ

インのどちらかである) P + ボロン・ドーピング した接合58、接合58の真上にあるチタン:タングステン拡散輝度61をともなうアルミニウム・コンタクト62、チタニウム・シリサイド66で覆われゲート酸化物68の上に位置するN + ドーピングしたポリシリコン・ゲート64、個望酸化物70、及び絶経体72であり、又、これらのMOSFETはチャネル・ストップ78に開接するフィールド酸化物76により分離されている。

はリンでドーピングしてシリサイド化し、こうして、シリサイドとポリシリコンの間の接触抵定率もまた不確物の偏折のために高くなってははなっため、シリサイドとオリシリコンはは、その間に大きな面積のコンタクトを有するので、高い彼を抵抗率が許される。このことは同様にして準電性の線として用いる、接合部から触れたPャモートの残りにも当てはまる。

接合コンダクト30の更に一脳の理解及び特徴は、第1A図および第1B図のCMOSデバイスの第一の好ましい実施例の製法を第2A図から第2E図に断値図で示して考慮することから得られ、それは以下の工程を含む。

句 まず標準的なCMOS 基板で始めるが、それは、数ミクロンの存さのP エピ腐32と、エピ 32のNウェル36及びP ウェル34をともなう結品面
 100>のシリコンである。フォトリソグラフィにより、チャネル・ストップ 78を定め、注入し、7.000Aの厚さのフィールド

酸化物 7 6 を成長させる。ゲート酸化物(4 8 及 び88)を成長させ、4.500人の厚さの第一 のレベルの(POCI、ドーピングした)N $^+$ の (ゲート44及び84を形成する) ポリシリコン を被替して、パターン形成し、エッチングして、 異方性エッチングが後に続く、整合的被着 (conformal deposition) により、ゲートに側壁 般化物50及び70を形成する。300人のTE OSパッド酸化物 8 Oを被答する。フォトレジス トを加えてパターン形成して、砒素(と幾らかの リン)をパッド限化物80を通して注入し、N+ ソース及びドレイン38を形成する。パターン形 成したフォトレジストを剝がしてから、次に第二 のフォトレジストを加えてパターン形成して、ポ ロンをパッド酸化物80を適して住入し、P^ソ - ス及びドレイン58を形成する。第二のパター ン形成したフォトレジストを剥がして注人領域を アニーリングする。これについては、第2A肉を 各則されたい。 1 . 0 μ m の 長さ ( 第 2 A 図 の ポ

リシリコン44感いは46の機の長さ)のゲート

を用いる設計規則の場合、接合部は一般に、約 0.3 μπの深さ(第2A図の接合部38或いは 58の収の長さ)を有するということに注意され たい。

お 第2日図を参照して、フォトレジスト82を加えてバターン形成して、コンタクトをP<sup>+</sup>ソース及びドレイン58に定める。これは逆向の若色であることに注意されたい。

は フォトレジスト82をエッチング・マスクとして、パッド酸化物80をブラスド酸化物80をガッド酸化物80をガッド酸化物388分のかかの 2 に 2 を 3 の 4 と 4 と 5 0 の か 4 と 6 と 6 と 7 の 8 0 が 8

(4) スパッタリングにより、1,000人の厚

さのチタンの層を工程はの構造に整合的、即ち表 面の樹造に一様に拾うように被着する。(1気圧 の)終系雰囲気中で、温度を675℃に30分間 上げるが、この温度で(ソース及びドレイン38 及び58の両方からとポリシリコン44及び64 からの)シリコンは、チタン間で拡放して、反応 し、チタニウム・シリサイド40、46、60、 及び66を形成し、その上、雰囲気からの姿素は チタンで拡放して反応して窒化チタン(TiN) 8.4を形成する。シリサイド化及び資素化の反応 は競争するかのように生じ、シリサイド及び窓系 の別が相互に向かって成長し、その二つの先端が 出会ったときにそれらの形成が止まる。更に他の 反応により化学州チタニウム・ジンリサイド (TISI,) がシリサイド40、46、60及 び68の全体にわたって形成されるが、これらの シリサイドは約1、500人の厚さである。チタ ンが二酸化シリコン50、70、76、及び80 の上にあるところでは、窒化チタン(TiN)は 強く形成されて、ポリシリコン44及び64の塩

界と接合3 8 及び5 8 の露出した部分をすっと越えて、シリコンの機方向の拡散とシリサイで、が形成されるのを防ぐ。反応温度は十分低いので、チのに反応して表面調を越えて酸化チタンを形成するのを防ぎ、又、反応の間、雰囲気中の酸素を防ぐのあることにより間機に酸化チタンの形成を防ぐめりサイド化の自己整合特性を説明する第2 D 固を参照されたい。

(c) 反応しなかったチタンとTiN84を水酸化アンモニウム/過酸化水素溶液ではがし取って、シリサイド40、46、60、及び68を800ででアルゴンの雰囲気中でアニーリングする。このアニーリングによりシリサイドのシート抵抗を約10/口まで下げる。これについては、第2日図を参照されたい。

(f) 絶縁 4 5 2 、 7 2 を 次のように 形 彼 する : TEOS酸 化 物 を 1 0 、 0 0 0 人 の 障 さ に 被 狩 して、 約 6 、 0 0 0 人 の フォト レジスト を 回 転 滚 布 し、 エッチング・バック して全てのフォト レジス

トと約6.000人のTEOS酸化物を除去し、 別の1.000AのTEOS被化物と3.000 人のフォスフォシリケート・ガラス(PSG)を 被着して、PSGをリフローする。エッチング・ パックしたTEOSとリフローしたPSGをプラ スしたものは、段差を滑らかに覆う特性(ステッ プ・カパシッツ)が良好で、絶験体52、72を 形成する。次に、コンタクト開口部を絶職体52、 72にフォトリソグラフィによりパターン形成し、 エッチングし (このエッチングにより P 接合58 上のシリサイド形成のマスクをした限化物80も 飲去し)、チタン:タングステン41、61(2. 000人)及びアルミニウム42、62(5.0 00人)をスパッタリング被答し、そして敬後に、 チタン: タングステン41及びアルミニウム42 をフォトリソグラフィによりパターン形成してエ ッチングする。チタン:タングステンは、10m **虽%のチタン駅合金であり、焼精中(シンタリン リ)に接合58から打ち込む時のアルミニウムに** 対する際壁として働く。450℃でアルミニウム

を焼結する。 これにより、第1人図および第1日 図に示したデバイスを完成する。 更に他の被化物 超及び金属間を、不括性酸化物及び窒化物器と共 に加えることができる。

CMOSデバイスの第二の好ましい実施例の接合コンタクトを平面及び断面例で説明するが、全体として、第3図の参照符号130で示し、図のた側の部分は、NチャネルMOSFETの部分で、右側の部分はPチャネルMOSFETの部分である。この例では、単結品シリコン裁板132をP

化物 1 7 6 及びチャネル・ストップ 1 7 8 により 分離されている。

もし、チタニウム・シリサイドを(第1A図の PチャネルMOSFETでのように)接合部15 形にドーピングしてNチャネルMOSFETのP ウェル134を形成し、又、N形にドーピングし てアチャネルMOSFETのNウェル136を形 及する。NチャネルMOSFETが含むのは、チ タニウム・シリサイド関140で獲われた。(ソ - ス 叫 い は ド レ イ ン の ど ち ら か で あ る ) N <sup>+</sup> の 祉 ※とリンをドーピングした接合138、シリサイ ド140の上の1%のシリコンを含むアルミニウ ム・コンタクト142、チタニウム・シリサイド 146で 20 われ グート 酸 化物 148 の 上に 位 段 す る N <sup>+</sup> ドーピングした ポリシリコン・ゲート 1 4 4、関連酸化物150、及び絶線体152であり、 アチャネルMOSFETが含むのは、(ソース试 いはドレインのどちらかである) P \*\* ポロン・ド ーピングした接合158、接合158の與上にあ るアルミニウム・コンタクト162、チタニウム ・シリリイド166で取われゲート酸化物168 の上に位置する N <sup>+</sup> ドーピングした ポリシリコン ・ゲート 1 6 4 、 餅 壁 酸 化 物 1 7 0 、 及 び 絶 縁 休 172であり、X、MOSFETはフィールド酸

8の上に、アルミニウム・コンタクト162と顕 概化物170との関に形成すると、ドレインの 電酸化物170との関に形成すると、ドレイイド である後合部を通じてのみシリサイド 依確ないためである。従って、狭ち合の接合して、 状の部分的なシリサイドには存するとの は、シリリイドの形成により接合部分を は、シリリイドの形成により接合部分を は、シリリイドの形成により接合部分とこれに なったが、コンタクト162とゲート酸化 物168の下のチャネルとの抵抗率を増合で いたの お168の下のチャネルとの がは合い なからである。実際、0.3 μπの原さの である。 である。 である。

反対に、N + 接合138はシリサイド140により全体的に狙われており、アルミニウム142はシリサイド140にのみ接触している。第4間により別の電流機路を説明する。同図では、実線は接触抵抗率が高いシリサイドと接合の場合の電流機路を示し、点線は接触抵抗率が低い場合の電流機路を示す。実際上、前者の場合は電流がシリ

サイドと接合の界面全体に広がる必要があり、この電流が関連する抵抗において支配的となるからで、 従って、 シリサイドの低い抵抗は実際使用されず、 シリサイド化中のシリコンの消費による接合部の圧縮は有咎となる。

コンタクト 3 O のように、コンタクト 1 3 O は P <sup>+</sup> シリコン上のシリサイドの形成を**切**限することにより、シリサイドと P <sup>+</sup> シリコンのコンタクトの接触低抗事が一瞬高くなるのを防ぐ。

接合コンタクト130を更に他の理解及び特徴は、第3図のCMOSデバイスの第二の好ましい実施例の製法を第5A図から第5D図に断面図で示して考慮することから得られ、それは以下の工程を含む。

(a) まず根本的な CMOS 基板で始めるが、それは、数ミクロンの厚さの P ーエピ暦 1 3 2 と、エピ暦 1 3 2 の N ウェル 1 3 6 及び P ウェル 1 3 4 をともなう結晶面 < 1 0 0 > のシリコンである。フォトリソグラフィにより、チャネル・ストップ178 を定め、注入し、7.000 A の厚さのフ

図を参照されたい。

は 5.000 A のフォトレジスト 1 8 2 を回転歯布し、コンピュータ・シミュレーションと実験に基すく証拠により定めるように、フォトレジストは、第一のレベルのポリシリコン協 1 4 4 及び 1 6 4 の上部に最大 2.7 5 0 A の厚さを有することになる。これについては、第5 8 圏を参照されたい。

(c) 約3,500 Aのフォトレジスト182をフラズマ・エッチングするが、このエッチ はフォトレジスト182を完全に除去する前にめめるように時間を定める。このエッタングにめいた。 164の上の酸化物180の部分が露出するが、1,500 Aのフォトレジスト182により襲われた接合のフォトレジスト182により襲われた接合のフォトレジスト182により要のである。第5 C 密参照。

(d) フォトレジスト182をエッチング・マスクとして、舞出したパッド酸化物180をプラズマ・エッチングする。それから、フォトレジスト

ィールド酸化物176を成長させる。ゲート酸化 物 (148及び168) を成長させ、4,500 入の厚さの第一のレベルのN <sup>+</sup> のポリシリコン (144及び164)を被着して、パターン形成 し、エッチングして、乳方性エッチングが後に枝 く、整合的な被着により、ゲートに個壁酸化物 1 50及び170を形成する。300人のTEOS パッド酸化物180を被領する。フォトレジスト を加えてパターン形成して、パッド酸化物180 を通してポロンを住入し、P<sup>+</sup>ソース及びドレイ ン 1 5 8 と P <sup>+</sup> モートの残りを形成する。パター ン形成したフォトレジストを測がしてから、次に 竹二のフォトレジストを加えてパターン形成して、 **业素とリンをパッド酸化物180を通して注入し、** N <sup>+</sup> ソース及びドレイン138とN <sup>+</sup> モートの双 りを形成する。それから、パターン形成したフォ トレジストをエッチング・マスクとして用いてパ ッド酸化物180をエッチングする。第二のパタ ーン形成したフォトレジストを剥がして、注入領 娘をアニーリングする。これについては、第5人

182を剥がし取る。これについては、 P + モートのみを買う残りのパッド酸化物 180を示す第5D 図を容照されたい。 接合 158 から離れているところの P + モートの部分は恐饿性の線として川いることができ、そのシート低坑を低下させるために好ましくはシリサイドにし、接合 158 から離れたパッド酸化物 180の更に他のフォトレシストのマスキング及びエッチングも開催に行う。

回 スパッタリングにより、1.000人のチタンの脳を段階はの構造に整合的、即ち装面の循 造に一様に拾うように被打し、第一の好ましい方 法の段階は一切のように続けて行うが、アルミニ ツムの代わりに1%のシリコンを含むアルミニウ ムを用い、必要でなければチタン:タンクステン 拡散原型は用いない。これにより、第3図に示す デバイスを完成する。

P <sup>+</sup> 及び N <sup>+</sup> モート (拡散領域) は、しばしば 非電性の 線として用い、 P ウェルと N ウェルの 坂 界では、 この様な 34 電性は、 N <sup>+</sup> モート から P <sup>+</sup> モートに変わり、 P - N 接合を B 成 する。 この P 第三の好ましい実施例のシリサイドの構造を、全体として330で示し、第7図の断面図で説明 するが、それは、チタニウム・シリサイド342、344、及び346でそれぞれが確われたチタニウム・シリサイドのN+ポリシリコン線332、 ウム・シリサイドのN+ポリシリコン線332、 プート限化物352、(ソース358及びポリシ

は フォトレジストを加えてパターン形成し、ポロンをパッド 酸化物 3 8 0 を通して 徒入し、 P <sup>+</sup> ソース及びドレイン(第 7 図及び第 8 A 図か 5 第 8 D 図には図示せず)と P <sup>+</sup> モートを形成す る。 第 一のレベルのポリシリコンは N <sup>+</sup> にドーピ ングしているので、いかなる P <sup>+</sup> モートの埋込コ ンタクトも無いということに性 立されたい。 パタ リコンねの上の関盟酸化物を含む。ソース及びドレインはシリサイドにしていないということに注意されたい。ポリシリコンね334はソース358及びドレイン356のトランジスタのゲートであり、ポリシリコンね332はモート354の埋込フィールド酸化物350を横切って進る相互接続機である。ポリシリコンね332、334、及び336のシリサイド化は、第二の好ましい実施例の方法と間提の第三の好ましい実施例の方法により、以下の段階を含む。

倒 まず標準的な CMOS 超板で始めるが、それは、数ミクロンの厚さの Pーエビ語と、 N ウェルをそのエビ語に ともなう 結晶 でいる。フォトリソクランである。フォトリソクランである。フォトリソクランである。フォトリンクを定めている。フォトリンクランである。フォトリンクを定めている。フォールド酸化物 3 5 0 を成長させ、厚さ7.000人の第一のレベルの第一のポリンリコンを LPC V D により被称する。 埋込コ

は、約3.500人のフォトレジスト382をプラスマ・エッチングするが、このエッチングはフォトレジスト382を完全に除去する前に停止するように時間を定められている。このエッチングによりポリシリコン線332、334、及び336の上の酸化物380の部分が強出するが、1.500人のフォトレジスト382により報わ

(c) スパッタリングにより、1、000人の厚さのチタンの間を段階はの構造に整合的に被替し、第一の好ましい方法の段階は一個のように続けて行い、パッド酸化物380をエッチングする。これにより、第7回に示す構造が完成する。

シリサイド化したボリンリコン総の第三の好ましい実施例の方はの利点には、シリサイドをおっては、シリサイドをおってとなることを含む。第一のレスルのスピーンの通常のシリサイドのでは、カリコンを被し、たいのでは、シリサイドのを対し、では、シリサイドとボリシリコンを

保持しながら、行うことができる。例えば、遺株 的シリサイド化により金属とポリシリコン線の直 接コンタクト用の開口部が残るように、ポリシリ コン線の上に酸化物マスクを用いて、両者の特徴 を和み合わせることは有用であろう。更に一般 に、好ましい実施例の大きさ及び形は様々であ り、例えば興避競化物を省いてもよく、アルミニ ウム・コンタクトは銅:アルミニウム或いはタン グステン等の他の金属などのアルミニウムの他の 合金でもよく、又、他の拡散陶壁を有してもよく、 説明するCMOS線造は風機にNMOS覗いは PMOS、或いは実際、パイポーラやBICMO S、CCD、又はシリサイドを用いる他の技術で あってもよい。(ポロン及びリンの)不頼物のチ タニウム・シリサイドへの偏折により、好ましい 実施例により接触抵抗率の高いことが潤けられる という結果になり、従って、もし他のシリサイド (例えばCoSl<sub>2</sub> 或いはPtSl)を用い、又 関連するシリコン不輔物をシリサイドに留析した **集合、そのときは、金属とシリコンの査接コンタ** 

#### 死則の効果

好ましい灾値別によるデバイス及びその製法の様々な変更は、シリサイドの構造の金属とシリコンとの直接コンタクトの特徴及び、モート或いは他のシリコン領域のシリサイド化を必ずしも必要とせずに、バターン形成及びエッチング後のポリシリコン線のシリサイド化を行なうという特徴を

クトは有効になり、又、もしポリシリコン線の上に金銭を被着してからシリサイド化反応をすることにより、他のシリサイドを形成した場合、 そのときはモートのシリサイド化を問時にともなわないポリシリコン線のシリサイド化もまた有効になる。

他の金融、例えばシリサイド或いは他の化合物(ホウ化物、変化物、アルミナイド等)を用いることができる、ゲルマニウム、ヒ化ガリウム成いは他の半導体等は、対応する物質の本発明の特徴を利用することができる。

木乳別は、高い接触低抗率の低下或いはシリサイドのエッチングせずに、シリサイド化によりシート低抗を下げるという利点を提供する。 集積型器の特徴サイズが減少するにつれて、 利点及び避けられる低下の重要性が増す。そしてこれらの利点は標準の工程方法に簡単な変更を行うだけで得られる。

以上の説明に関して、更に、下記の項を聞示する。

- (1) 半導体集積回路のコンタクトであって、
- は 組織回路内のN形シリコン領域に接する 第一のシリサイド圏と、
- は 前記第一のシリサイド語に接して、前記 N 形シリコン領域から間隔があいている第一の金 図コンタクトと、
- (c) 前記集積回路内のP形シリコン領域に接 する第二の金属コンタクトとを含む半時体集積回 路のコンタクト構造。
- (2) 第(1)項に記載したコンタクトであって、 更に、
- 図 前記 P 形 シ リ コ ン 領域 の 上 の 第二 の シ リ サ ィ ド 間 と 、 前記 P 形 シ リ コ ン 領域 に 接 す る 前 記 第二 の 全 属 コ ン タ ク ト 、 及 び 、 前 記 第二 の シ リ サ ィ ド 個 と を 含 む コ ン タ ク ト 。
  - (3) 第(1)項に記載したコンタクトにおいて、
- (3) 前記第一及び第二の金属コンタクトが主としてアルミニウムであって、
- 6) 前記シリサイドがチタニウム・ジシリサイドであって、又、
- 各が前記シリサイド間の一つに関接する前記第一 の金属コンタクト、及び、
- (c) 複数の第二の金属コンタクトで、その名名が前記 P チャネル・デバイスのソース及びドレイン接合の一つに 開接する前記第二の金属コンタクトとを含む C M O S 集積回路。
- (5) 第 (5) 項に記載した集積回路であって、 型に、
- 図 複数の第二のシリサイド 留で、その各々が前記 P チャネル・デバイスのソース及びドレイン接合の一つの部分に少なく とも関接する前記知ニのシリサイド間を含む集積回路。
  - (7) 第(5)項に記載した集積回路において、
- 歯 前記シリサイドがチタニウム・ジシリサイドであって、又、
- は 前記金属コンタクトが主としてアルミニウムで、主としてタングステンの拡散降壁を有する集積回路。
- (8) 第(5)項に記載した集積回路であって、 更に、

- (4) 前記N形シリコン領域が主として砒素で ドーピングされているコンダクト。
- (4) 第(1)項に配載したコンタクトにおいて、
- は 前記第一及び第二の金融コンタクトが主としてアルミニウム、及び、アルミニウムと情報のシリコン或いはシリサイドとの間の鉱液障壁とであって、
- 台 前記シリサイドがチタニウム・ジシリサイドであって、又、
- 付 前記N形シリコン領域が主として砒素で ドーピングされているコンタクト。
- (5) CMOS集積回路であって、
- は 基板中の複数のシリコンNチャネル・デバイスと、
- は 前記基板中の複数のシリコンPチャネル・デバイスと、
- は 複数のシリサイド版で、その各々が前記 Nチャネル・デバイスのソース及びドレイン接合 の一つに誘接する前記シリサイド版と、
  - は 複数の第一の金属コンタクトで、その各
- 倒 Nシリコン領域に関接するPシリコン領域にまたがる第三のシリサイド層と、前穏Pチャネル・トランジスタのソース及びドレインの一つに関接する前記Pシリコン領域と、前記Nチャネル・トランジスタのソース及びドレインの一つに関接する前記Nシリコン領域とを含む集積回路。、
  - (9) CMOS集務回路であって、
- は 複数のポリシリコン線で、その名々がシ リサイド間を行する前記線とを含むCMOS集権 FMB
- (10) シリサイドを有するCMOS集務値路の 製族であって、
- お記パッド酸化物の値われていない部分を、シリコンNチャネル・トランジスタのソース

及びドレイン領域の上のバッド酸化物の部分も含めて除去する段階と、

(4) マスクを除去する段階と、

(4) チタン間を被称する段階と、

(c) 窒素雰囲気中で前記チタンを隣接のシリコンと反応させてチタニウム・シリサイドを形成する段階と、

(f) 反応しなかったチタンと、シリサイド化 反応中に形成された全ての変化チタンも除去する 取階と、

は それによって、N及びPチャネル・トランジスタのソース及びドレインの上に、段階はにおいて限われたPチャネルのソース及びドレインの部分以外に、チタニウム・シリサイドを形成することを含む製法。

(11) 第 (10)項に記載した方法において、

(3) 段階(3)のパッド酸化物の部分が前記複数のソース及びドレイン領域の上の全てのパッド酸化物である製法。

(12) 好ましい実施例は、チタニウム・シリサ

第6A図および前6B図は、P<sup>+</sup>-N<sup>+</sup>モート接合を平面及び断面図で示す。

第7回は、第三の好ましい実施例を断価で説明する。

和8A図から第8D図は、第三の好ましい実施 棚の製法の段階を示す。

主な符号の説明

30: 32921

3 2 : シリコン 辞板

34: Pウェル

36: Nウェル

38、58: 接合

40、60:チタニウム・シリサイド敵

41、61:チタン:タングステン拡散阶壁

4 2 、 6 2 : アルミニウム・コンタクト

44、64:ポリシリコン・ゲート

76:フィールド酸化物 78:チャネル・ストップ

代亚人 浅 村 "

イドの接合38.58、及び、シリサイド60と Pポリシリコン58との高い接触低抗率を避ける アルミニウムの金銭化61.62とP核合58と の直接コンタクトとを行するシリコン相補形MO SFETを含む。好ましい実施例は、対応してシ リサイド化されたMOSFET接合をともなわな いシリサイド化ポリシリコン繰む間様に含む。

### 4. 関節の簡単な説明


**はを説明する。** 


図前は平明にする為に略倒である。


第3 図は、第二の好ましい実施例の接合コンタ クトを断面図で示す。


第4関は、シリサイドの接合の電波の流れを説 切する。

第5人関から第5D図は、第3図のコンダクトの第二の好ましい実施例の製法を説明する。










To The Part of the



手統和正音(放)

据和 63 年 8 月 15 日

帕纳古典官政

1. 事件の要示

昭和 63 年 特許服第 892643 号

2. 強明の名称

十部体集積回路のコンタクト構造とその製錬

3.初正をする場

事件との関係 特別出願人

テキサス インスツルメンツ インコーポレイテツド

4.代 瑠 人

日 所 〒100東京都千代田区大手町二丁日2書1号 野 大 季 町 ピ ル デ ン グ 351 電 話 (211) 3651 (代 頭別は155 氏 5 (6649) 舟東土 火張 オタ 白店

- 5. 補正命令の日付 間 51年 7月26日
- 6. 補正により増加する請求項の数
- 7. 補正の対象

四四



万式 (3) 野蚕

8.補正の内容 別長のとおり

崩 各に 必初に 添付した図画の 浄書 (内容に 変更なし)